Google spannt AMD für den Bau seines nächsten TPU ein
Der leiseste Machtwechsel in der KI-Hardware
Neun Generationen lang hat Google seine TPUs nach dem gleichen Prinzip entwickelt: maßgeschneiderte Beschleuniger-Silizium, gebaut mit Broadcom, skaliert auf Cluster in Planetengröße. Die CPUs blieben immer getrennt -- in Racks neben den TPU-Pods, zuständig für Orchestrierung, während die Tensor-Kerne die schwere Rechenarbeit erledigten. Diese Arbeitsteilung beginnt zu bröckeln.
Eine Notiz von SemiAnalysis, zitiert von Tom's Hardware, berichtet, dass Google an einem v10-TPU mit AMD arbeitet. Nicht für die übliche Beschleuniger-Mathematik, sondern für das, was danach kommt. Der neue Chip würde CPU-Kerne direkt auf dem TPU-Package integrieren, speziell für Reinforcement-Learning- und agentische KI-Workloads -- Aufgaben, für die traditionelle Beschleuniger nicht ausgelegt waren.
Warum ein TPU plötzlich CPU-Kerne braucht
Der Wandel hat eine messbare Grundlage. Googles TPU-8i-Systeme, die Anfang des Jahres eingeführt wurden, nutzen bereits einen Axion-CPU pro zwei TPUs. Die Vorgängergeneration (TPU v7) lief mit einem CPU pro vier TPUs. SemiAnalysis berichtet, dass einige Workloads auf ein Verhältnis von 1:1 zwischen CPUs und Beschleunigern zusteuern.
Der Haupttreiber ist Reinforcement Learning. Das Training eines LLMs ist überwiegend beschleunigerlastig -- dichte Matrixmultiplikationen, die TPUs und GPUs effizient verarbeiten. Aber Reinforcement Learning für Reasoning-Modelle und agentische Systeme erfordert Schleifen aus Versuch, Bewertung und Anpassung. Jede Iteration benötigt Allzweckrechenleistung, um Umgebungen zu simulieren, Richtlinien zu aktualisieren und den Zustand zwischen Inferenzaufrufen zu verwalten. Diese Arbeit ist CPU-Arbeit, keine Tensor-Arbeit.
Googles Lösung: die CPU direkt auf das Beschleunigerpaket bringen. AMDs Instinct MI300A -- der x86-Kerne und Beschleuniger-Chiplets in einem Package vereint -- liefert eine funktionierende Vorlage für diesen Ansatz.
AMDs erstes wirkliches ASIC-Projekt
Sollte sich der Bericht bestätigen,
Der Bericht stellt jedoch klar, dass AMD wohl nicht das Standard-TPU-Rechenwerk von Google entwickeln wird -- das bleibt Googles eigene Architektur. Die Partnerschaft konzentriert sich anscheinend auf die CPU-Integrationsschicht: die Allzweck-Seite eines hybriden Chips, während Googles Tensor-Kerne die Beschleunigerarbeit erledigen.
Was das über die nächste Phase der KI sagt
Die gängige Erzählung über KI-Infrastruktur lautet, dass die Zukunft maximal spezialisierten Beschleunigern gehört -- größeren TPUs, schnelleren GPUs, dichteren Matrix-Engines. Die Google-AMD-Geschichte deutet auf ein differenzierteres Bild hin: Je mehr KI von monolithischen Modelltrainings zu iterativen, agentischen Systemen übergeht, desto weniger wird der Engpass bei Tensor-FLOPS liegen -- sondern bei der Allzweckrechenleistung, die sie umgibt.
Googles v10-TPU wäre der erste Hyperscaler-Chip, der explizit für diese Post-Training-Realität entwickelt wurde. Er erkennt an, dass Reinforcement Learning und agentische KI -- dieselben Kräfte, die die ambitioniertesten Roadmaps der Branche vorantreiben -- eine andere Art von Silizium erfordern als das, das uns hierher gebracht hat.
Die SemiAnalysis-Notiz ist ein Klientendokument und nicht öffentlich verfügbar. Der Tom's-Hardware-Bericht ist unten verlinkt.
Quellen
- Tom's Hardware: Google reportedly taps AMD to design next-generation TPU
- SemiAnalysis (via Tom's Hardware): Analystennotiz zu Googles TPU v10 und AMD-Kooperation
- Google Blog: We're launching two specialized TPUs for the agentic era (Kontext zum TPU-8-Architekturwandel)